p-kanal-MOSFET (selbstsperrend) Kennlinien / JFET

p-kanal-MOSFET (selbstsperrend)
---------------------------------

Hallo Leute!

Ich brauch hier eure Hilfe:

Passen überhaupt die Kennlinien (leider habe ich keine passende Bilder gefunden - sind die für mehrere Typen gleich)?

Eingangskennlinie:


Ausgangskennlinie:

Beschreibung:

Beim Ausgangskennlinienfeld wird der Source-Drain-Strom in Abhängigkeit der Spannung zwischen Source und Drain dargestellt. Dabei wird die Gatespannung konstant gehalten.
Man unterscheidet drei Betriebsweisen:
•Bei geringer Source-Drain-Spannung ist das Strom-Spannungs-Verhalten des MOS-Kanals fast ohmisch oder linear.
•Bei hoher Source-Drain-Spannung geht der Stromfluß in Sättigung.
•Bei zu hoher Source-Drain-Spannung steigt schlagartig der Stromfluß(Zerstörung).

Passt der Text? Hab ich nur von einer anderen Ausgangskennlinie kopiert (nicht p-kanal MOSFET selbstsperrend)

#############################################

Bleiben die Kennlinien bei selbstsperrend/selbstleitend eigentlich gleich?

#############################################

Dann habe ich wieder das gefunden:
Für FET haben Stromübertragungs- und Eingangskennlinie praktisch keinen Sinn, weil der
Eingangsstrom IG wegen der isolierten Gate-Elektrode nahezu Null ist (fA ... pA). Sie werden
deshalb auch nicht angegeben.

Quelle: http://www.theoinf.tu-ilmenau.de/mhe/rt/RT_1.pdf

#############################################

Dann noch folgende Frage, auf die ich keine Antwort habe:

Wo liegen die sinnvollen Grenzen der Ansteuerspannung bei einem N-Kanal JFET, begründen Sie Ihre Antwort mit Hilfe der Eingangskennlinie.

#############################################

Passt für folgende Frage meine Antwort:
Wodurch unterscheidet sich die Gatestruktur eines JFET von einem MOSFET?

Antwort:
JFET (Junction Field Effekt Transistor)
Die Steuerelektrode ist durch einen (gesperrten) pn-Übergang vom Stromkanal getrennt.

MOSFET (Metall-Oxid-Semiconductor)

Die (metallische) Steuerelektrode ist durch eine Isolierschicht (z.B. SiO2) vom Stromkanal getrennt.
Die Raumladung im Kanal wird nicht über eine Sperrschicht, sondern über einen Kondensator mit einem Dielektrikum aus SiO2 gesteuert.

Oder gibts da mehr?

#############################################

Ich hoffe ihr könnt mir weiterhelfen!

Viele Grüße
Franz

Die Diagramme müssten prinzipiell passen, allerdings stimmen die Vorzeichenkonventionen nicht zusammen. Bei einem P-Kanal-FET ist Source am höchsten Potential; Gate und Drain liegen darunter. Je nachdem wie man im Schaltbild die Zählpfeile einzeichnet, können mehrere Varianten richtig sein. Die beiden Diagramme von dir passen jedoch nicht zusammen, weil in der Eingangskennlinie Ugs und Id positiv sind, während Id im Ausgangskennlinienfeld negativ ist. Ich würde dazu tendieren, das Eingangskennlinienfeld um den Ursprung zu spiegeln, bzw. die Achsen mit -Ugs (bzw. Usg) und -Id zu beschriften.
Der Text passt prinzipiell für alle FETs, jedoch ist zu beachten, dass dabei die Spannung in Durchlassrichtung gemeint ist. Beim P-Kanal ist also die Spannung zwischen dem höheren Source und niedrigerem Drain gemeint.

Die Eingangs-Kennlinie beim selbstleitenden (Depletion-Mode) FET hat eine negative Tresholdspannung; d.h. der steigende Ast startet links von der senkrechten Achse und schneidet diese. Will man den FET sperren, muss man eine negative Gate-Spannung anlegen, bis hin zur Unterschreitung der Gate-Spannung. Diese Erklärung bezieht sich jetzt auf die Unterschiede zum obigen Diagramm, also für N-Kanal. Beim P-Kanal entsprechend wieder gespiegelt.

Die Stromübertragungskennlinie und die Eingangskennlinie wie sie beim Bipolartransistor angegeben werden, machen hier in der Tat keinen Sinn, weil diese sich nicht auf Ugs sondern auf Ib (Basisstrom) beziehen (Bipolartransistoren werden über den Basisstrom gesteuert, FETs über die Gatespannung). Der Gatestrom beim FET ist daher (zumindest im Gleichspannungsfall) zu vernachlässigen (aufgrund der isolierenden SiO2-Schicht zwischen Gate und Kanal), jedoch sorgt die Gate-Kapazität bei schnellen Umschaltvorgängen und hohen Frequenzen für sehr kurze aber beachtliche Ströme, die zum Umladen dieser Kapazität erforderlich sind.

Um in den linearen Bereich zu kommen braucht der FET eine um mindestens Uth höhere Gatespannung als Uds ist. Erst dann kann sich der Kanal auf der vollen Gatelänge sauber ausbilden und es findet keine Sättigung des Stromes statt. Um z.B. einen N-Kanal-FET, der mit dem Drain auf der Versorgungsspannung liegt, voll durchzuschalten benötigt man also eine Gatespannung die über der Versorgungsspannung liegt; üblicherweise im Bereich um einige Volt. Das ist der Grund warum (meistens) bei Gegentaktschaltungen auf der "Oberseite" gegen Versorgungsspannung nur P-Kanal-FETs und auf der "Unterseite" gegen Masse nur N-Kanal-FETs Verwendung finden.

Vom JFET hab ich leider nicht viel Ahnung, aber deine Erklärung zum Gateaufbau beim MOSFET stimmt jedenfalls.

Wenn jemand Fehler findet, bitte ich natürlich um Richtigstellung.

Gruß,
Degi

Hallo Degi!

DANKE für dein Antwort. Wenn die Eingangskennlinie keinen Sinn macht, dann brauche ich sie doch nicht einzeichnen?

Viele Grüße
anve

Diese Eingangskennlinie hier gibt ja den Drainstrom in Abhängigkeit von der Gatespannung an. Das ist durchaus sehr wichtig.
Nur eine Eingangskennlinie über dem Gatestrom (equivalent zum Bipolartransistor) würde keinen Sinn machen.

Gruß,
Degi

Hier die restlichen Antworten auf meine Fragen:



Und Grenzen der Ansteuerspannung für JFET:
Wenn der pn-Übergang (Diode) leitend wird. Das ist dann wenn die Spannung z.B. 0,6 V in Durchlassrichtung erreicht. Denn da fließt der Strom nicht dorthin wo er sollte und es macht keinen Sinn mehr.



Danke für deine Hilfe nochmals.

Viele Grüße
anve